$\star$ SHAF T01 2000-597909/57  $\star$ JP 2000245150-A Switching power supply circuit for industrial electronic device, has controller to stop operation of oscillator, when detected load level is below threshold value

SHARP KK 1999.02.24 1999JP-047052 U21 U24 W04 (2000.09.08) H02M 3/28

**Novelty:** A detector (20) detects the load level from the current flowing through a smoothing capacitor (C2). The control circuit (11) halts operation of the oscillator (13) for specific period when the detected load level is below threshold value.

**Detailed Description:** An INDEPENDENT CLAIM is also included for the switching device for power supply.

**Use:** For supplying DC voltage to industrial electronic devices e.g. PC and domestic electronic device e.g. VTR.

**Advantage:** Switching loss of transistor is reduced greatly during light load, as operation of oscillator is stopped and thus, power consumption is reduced.

**Description of Drawing(s):** The figure shows the block diagram of switching power supply circuit.

Control circuit 11

Oscillator 13


Detector 20

Smoothing capacitor C2

(14pp Dwg.No.1/9)

N2000-443002

T01-L01; U21-B01B; U21-B05C; U24-D01A3; U24-D02B1; U24-E02B2A; W04-B10C



#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-245150 (P2000-245150A)

(43)公開日 平成12年9月8日(2000.9.8)

(51) Int.Cl.<sup>7</sup> H 0 2 M 識別記号

FI 20 2/28

テーマコート\*(参考)

H 0 2 M 3/28

5H730

S

審査請求 未請求 請求項の数7 OL (全 14 頁)

(21)出願番号

特願平11-47052

(22)出願日

平成11年2月24日(1999.2.24)

(71)出顧人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 因幡 克己

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 八代 雄司

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100080034

弁理士 原 謙三


最終頁に続く

### (54) 【発明の名称】 スイッチング電源回路およびスイッチング電源用デパイス

#### (57)【要約】

【課題】 軽負荷時のスイッチング損失をより低減する ことのできるスイッチング電源回路を提供する。

【解決手段】 定常負荷のときには、出力検出回路20からのフィードバックによって接続点10の電圧はしきい値よりも高く、また接続点7の電圧はしきい値よりも低くなるため、発振周波数休止期間回路11は動作せず発振回路13は三角波を連続して出力する。一方、軽負荷になると、出力検出回路20からのフィードバックによって接続点10の電圧はしきい値よりも低く、また接続点7の電圧はしきい値よりも高くなるため、発振周波数休止期間回路11が動作して、発振回路13は発振の休止期間が設けられた三角波を出力する。これに伴いスイッチング素子Q1は一定期間遮断された状態で休止するようなスイッチング動作を行う。



#### 【特許請求の範囲】

【請求項1】変圧器の1次側に入力される直流電圧をスイッチングして2次側にバルスとして出力させるスイッチング手段と、上記パルスを平滑化して得られる直流電圧を負荷へ出力する出力手段と、上記出力手段からの出力電圧をフィードバックし、発振動作を行う発振手段から出力される発振信号とフィードバックされた上記出力電圧とに基づいて上記スイッチング手段を所定の周波数およびデューティでスイッチング動作させるように制御する制御手段とを有するスイッチング電源回路において

負荷の大きさを検出する負荷状態検出手段を有し、上記制御手段は上記負荷状態検出手段が所定値以下の負荷である軽負荷を検出したときに、上記発振手段の発振動作を一時停止させて上記スイッチング動作に遮断状態に保たれる休止期間を設けるスイッチング休止手段を有することを特徴とするスイッチング電源回路。

【請求項2】上記負荷状態検出手段は、上記出力手段に 流れる電流レベルから負荷の大きさを検出することを特 徴とする請求項1に記載のスイッチング電源回路。

【請求項3】上記負荷状態検出手段は、上記スイッチング手段に流れる電流レベルから負荷の大きさを検出することを特徴とする請求項1 に記載のスイッチング電源回路。

【請求項4】上記負荷状態検出手段は、フィードバック される上記出力電圧から負荷の大きさを検出することを 特徴とする請求項1に記載のスイッチング電源回路。

【請求項5】上記負荷状態検出手段は、上記デューティのサイクルレベルから負荷の大きさを検出することを特徴とする請求項1または4に記載のスイッチング電源回路。

【請求項6】上記負荷状態検出手段により検出された負荷の大きさが、上記制御手段の外部で電圧に変換されて入力されるように設けられた上記制御手段のコントロール端子から上記スイッチング休止手段に入力されることを特徴とする請求項1、2、および4のいずれかに記載のスイッチング電源回路。

【請求項7】請求項1ないし6のいずれかに記載のスイッチング電源回路の少なくとも上記スイッチング手段および上記制御手段が1パッケージ内に封止されてなることを特徴とするスイッチング電源用デバイス。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、産業用や民生用の電子機器に直流安定化電圧を供給するスイッチング電源回路に関するものである。

[0002]

【従来の技術】米国においてはパーソナルコンピュータの待機時の消費電力が30W以下となるよう1993年にEnergy Star Computer Programの基準設定が設けら

れ、日本においては1995年にVTRの待機時の消費 電力を10%カットするよう規定されるなど、全世界的 に低消費電力化への動きを背景にして電子機器に用いら れるスイッチング電源の省エネルギー化が求められてい る。

【0003】図9に、従来のスイッチング電源回路10 1の構成を示す。スイッチング電源回路101において、入力端子P1・P2に入力された交流電圧はまず整流ブリッジ回路2によって整流され、平滑コンデンサC1によって平滑化される。この直流電圧が電源ライン3・4間に印加されることにより、コンバータ15のVCC端子である端子K5に電源が供給され、端子(コントロール端子)K3に接続されたコンデンサC3に定電流源TD1から充電電流が流れるとともに、定電流源TD1とコンデンサC3との接続点7の電圧がPWM比較器12の入力端子F4に入力される。

【0004】また、前記直流電圧はダイオードD2、プ ルアップ抵抗R1、および端子K4に接続されたフォト トランジスタQ2からなる直列回路にも印加され、ブル アップ抵抗R1とフォトトランジスタQ2との接続点1 20 0の電圧がPWM比較器12の入力端子F2に入力され る。さらに、PWM比較器12の入力端子F3に基準電 圧源14から直流の基準電圧Vref1が入力される。 【0005】PWM比較器12は、発振回路13から入 力端子F1 に入力される信号の周期で、かつ入力端子F 2・F3・F4に入力される3つの電圧のうち最も低い 電圧に基づいたデューティのパルスを生成して出力す る。起動時にはコンデンサC3の端子間電圧、すなわち 端子K3におけるコントロール端子電圧CAが0から徐 30 々に立ち上がるため、入力端子F4に入力される電圧で 決定されるデューティのパルスが出力されてソフトスタ ートが行われる。

【0006】とのパルスは制御回路6で定電圧化された後、端子K1と端子K2との間に接続されたスイッチング素子Q1のゲートに入力され、このゲートパルスによりスイッチング素子Q1が導通/遮断される。スイッチング素子Q1の導通時にはパルストランス5の1次巻線5aに電流が流れて励磁エネルギーが蓄積され、遮断時にはこのエネルギーが2次巻線5bで誘導起電力によって放出されるため、この起電力によって流れる電流がダイオードD1、平滑コンデンサC2によって整流・平滑化され、出力端子P3・P4間から安定化された直流電圧が出力される。

【0007】起動後、コンデンサC3の端子間電圧は徐々に上昇し、充電が完了して定常状態になると、入力端子F2に入力される接続点10の電圧、あるいは入力端子F3に入力される基準電圧Vref1の電圧が最も低くなる。一方、2次側では電源ライン8・9間に接続された出力検出回路20によって出力電圧を検出しており、出力電圧が所定値よりも高い(低い)ときには発光

ダイオードD3の発光強度を増加(減少)させて、発光ダイオードD3とフォトカプラを構成するフォトトランジスタQ2のインピーダンスを減少(増大)させる。これにより接続点10の電圧が低下(上昇)し、接続点10の電圧が基準電圧Vreflよりも低い場合には、上記電圧低下(上昇)分に応じてデューティが小さく(大きく)なるよう調整されたパルスがPWM比較器12から出力される。これにより、出力電圧の定電圧化が行われる。

【0008】ところで、スイッチング電源回路101は 10 待機時に軽負荷となるため、この間のスイッチング素子Q1のスイッチング動作が重負荷時と同様の周波数で行われると、全体の消費電力に占めるスイッチング損失の割合が大きくなる。そこで、接続点10の電圧が発振周波数低下回路91に入力されるようにしておき、出力検出回路20が軽負荷と判定する高い出力電圧を検出して接続点10の電圧が規定値以下に低下すると、発振回路13の発振周波数を低下させるようにしている。

【0009】また、軽負荷時の消費電力を低減する他の構成例として、特開平8-111975号公報に開示されているように、力率改善回路を備えたスイッチング電源回路において軽負荷時に上記力率改善回路の動作を停止させ、その動作に相当する消費電力を低減するようにしたものがある。

【0010】従来のスイッチング電源回路はこのように して軽負荷時の低消費電力化を図ってきた。

#### [0011]

【発明が解決しようとする課題】しかしながら、上記従来のスイッチング電源回路101では、発振回路13の発振周波数を20kHz以下の可聴周波数領域にまで低30下させることができないため、発振周波数を低下させてスイッチング損失を低減させることにより低消費電力化を図るには限界があるという問題がある。また、特開平8-111975号公報のスイッチング電源回路では、力率改善回路の動作を停止させた場合に、この力率改善回路を経由させないでトランスの1次巻線に流れる電流をON/OFFするスイッチング素子に電力を供給しており、軽負荷時のスイッチング損失は低減されないままである。

【0012】本発明は、上記従来の問題点に鑑みなされ 40 たものであって、その目的は、軽負荷時のスイッチング 損失をより低減することのできるスイッチング電源回路、およびそれに用いられるスイッチング電源用デバイスを提供することにある。

#### [0013]

【課題を解決するための手段】請求項1に係る発明のス イッチング電源回路は、上記課題を解決するために、変 圧器の1次側に入力される直流電圧をスイッチングして 2次側にパルスとして出力させるスイッチング手段と、 上記パルスを平滑化して得られる直流電圧を負荷へ出力 50 判定して、通常のスイッチング動作を行わせる。

する出力手段と、上記出力手段からの出力電圧をフィードバックし、発振動作を行う発振手段から出力される発振信号とフィードバックされた上記出力電圧とに基づいて上記スイッチング手段を所定の周波数およびデューティでスイッチング動作させるように制御する制御手段とを有するスイッチング電源回路において、負荷の大きさを検出する負荷状態検出手段を有し、上記制御手段は上記負荷状態検出手段が所定値以下の負荷である軽負荷を検出したときに、上記発振手段の発振動作を一時停止させて上記スイッチング助作に遮断状態に保たれる休止期間を設けるスイッチング休止手段を有することを特徴としている。

【0014】上記の発明によれば、DC-DCコンバータなどとして用いられるこのスイッチング電源回路は、定常時には、発振手段から出力される発振信号と出力手段からフィードバックされる出力電圧とに基づいて、スイッチング手段のスイッチング周波数とそのデューティを決定しているが、このとき同時に負荷状態検出手段により、出力手段に接続される負荷の大きさを検出している。そして、スイッチング電源回路が待機状態などとなって負荷状態検出手段により軽負荷が検出されると、スイッチング休止手段はその検出結果に基づいて発振手段の発振動作を一時停止させることで、スイッチング手段のスイッチング動作に遮断状態に保たれる休止期間を設ける。

【0015】とれにより、軽負荷時にはスイッチング手段におけるスイッチング損失が大幅に低減されるとともに、その制御手段での損失が抑制されるため、スイッチング電源回路全体の消費電力が大幅に低減される。従って、このような構成によれば、複数のコンバータ回路を設けておいて負荷状態に応じて選択的に使用するなどの煩雑な構造は必要なく、単一のコンバータ回路で定常負荷から軽負荷まで対応することができる。この結果、スイッチング電源回路の低消費電力化を低コストかつ小型な回路構成で実現するととができる。

【0016】請求項2に係る発明のスイッチング電源回路は、上記課題を解決するために、請求項1に記載のスイッチング電源回路において、上記負荷状態検出手段は、上記出力手段に流れる電流レベルから負荷の大きさを検出することを特徴としている。

【0017】上記の発明によれば、負荷状態検出手段は、出力手段に流れる電流レベルを、例えば出力手段に挿入した抵抗の端子間電圧から検出するなどして、負荷の大きさを検出する。従って、電流レベルが予め定めるスイッチング電源回路の2次側電流レベル未満であるときには軽負荷と判定して、スイッチングサに休止期間を設ける。一方、電流レベルが予め定めるスイッチング電源回路の2次側電流レベル以上であるときには定常負荷と判定して、通常のスイッチング動作を行わせる

【0018】とれにより、定常負荷と軽負荷との2つの 負荷状態に対して、スイッチング動作の休止期間を設定 する回路を通常回路に組み込んで動作させるか否かを選 択するだけでよいので、スイッチング電源回路を簡便な 構成にすることができる。

【0019】請求項3に係る発明のスイッチング電源回 路は、上記課題を解決するために、請求項1に記載のス イッチング電源回路において、上記負荷状態検出手段。 は、上記スイッチング手段に流れる電流レベルから負荷 の大きさを検出することを特徴としている。

[0020]上記の発明によれば、負荷状態検出手段 は、スイッチング手段に流れる電流レベルを、例えばス イッチング手段に直列に挿入した抵抗の端子間電圧から 検出するなどして、負荷の大きさを検出する。従って、 電流レベルが予め定めるスイッチング電源回路の1次側 ドレイン電流レベル未満であるときには軽負荷と判定し て、スイッチング休止手段によってスイッチング手段の スイッチング動作に休止期間を設ける。一方、電流レベ ルが予め定めるスイッチング電源回路の1次側ドレイン 電流レベル以上であるときには定常負荷と判定して、通 20 び4のいずれかに記載のスイッチング電源回路におい 常のスイッチング動作を行わせる。

【0021】これにより、定常負荷と軽負荷との2つの 負荷状態に対して、スイッチング動作の休止期間を設定 する回路を通常回路に組み込んで動作させるか否かを選 択するだけでよいので、スイッチング電源回路を簡便な 構成にすることができる。

【0022】請求項4に係る発明のスイッチング電源回 路は、上記課題を解決するために、請求項1に記載のス イッチング電源回路において、上記負荷状態検出手段 は、フィードバックされる上記出力電圧から負荷の大き さを検出することを特徴としている。

【0023】上記の発明によれば、負荷の大きさが出力 手段の出力電圧に対応していることを利用して、負荷状 態検出手段に、フィードバックされる出力電圧から負荷 の大きさを検出させるようにする。従って、フィードバ ック電圧レベルが予め定める電圧レベル以上であるとき には軽負荷と判定して、スイッチング休止手段によって スイッチング手段のスイッチング動作に休止期間を設け る。一方、フィードバック電圧レベルが予め定める電圧 スイッチング動作を行わせる。

【0024】 これにより、定常負荷と軽負荷との2つの 負荷状態に対して、スイッチング動作の休止期間を設定 する回路を通常回路に組み込んで動作させるか否かを選 択するだけでよいので、スイッチング電源回路を簡便な 構成にすることができる。

【0025】請求項5に係る発明のスイッチング電源回 路は、上記課題を解決するために、請求項1また4に記 載のスイッチング電源回路において、上記負荷状態検出 手段は、上記デューティのサイクルレベルから負荷の大 50 止してなるスイッチング電源用デバイスを用いて構成す

きさを検出することを特徴としている。

【0026】上記の発明によれば、負荷の大きさが制御 手段で制御されるスイッチング動作のデューティのサイ クルレベルに対応していることを利用して、負荷状態検 出手段に、制御されるデューティのサイクルレベルから 負荷の大きさを検出させるようにする。従って、デュー ティのサイクルレベルが予め定めるサイクルレベル未満 であるときには軽負荷と判定して、スイッチング休止手 段によってスイッチング手段のスイッチング動作に休止 期間を設ける。一方、デューティのサイクルレベルが予 め定めるサイクルレベル以上であるときには定常負荷と 判定して、通常のスイッチング動作を行わせる。

【0027】 これにより、定常負荷と軽負荷との2つの 負荷状態に対して、スイッチング動作の休止期間を設定 する回路を通常回路に組み込んで動作させるか否かを選 択するだけでよいので、スイッチング電源回路を簡便な 構成にすることができる。

【0028】請求項6に係る発明のスイッチング電源回 路は、上記課題を解決するために、請求項1、2、およ て、上記負荷状態検出手段により検出された負荷の大き さが、上記制御手段の外部で電圧に変換されて入力され るように設けられた上記制御手段のコントロール端子か ら上記スイッチング休止手段に入力されることを特徴と している。

【0029】上記の発明によれば、負荷状態検出手段に より検出された負荷の大きさは、電圧に変換された後、 制御手段に設けられたコントロール端子に入力され、ス イッチング休止手段に入力される。従って、例えばコン トロール端子電圧レベルが予め定める電圧レベル以上で あるときには軽負荷と判定して、スイッチング休止手段 によってスイッチング手段のスイッチング動作に休止期 間を設ける一方、コントロール端子電圧レベルが予め定 める電圧レベル未満であるときには定常負荷と判定し て、通常のスイッチング動作を行わせるようにすればよ

【0030】とれにより、定常負荷と軽負荷との2つの 負荷状態に対して、スイッチング動作の休止期間を設定 する回路を通常回路に組み込んで動作させるか否かを選 レベル未満であるときには定常負荷と判定して、通常の 40 択するだけでよいので、スイッチング電源回路を簡便な 構成にすることができる。

> 【0031】請求項7に係る発明のスイッチング電源用 デバイスは、上記課題を解決するために、請求項1ない し6のいずれかに記載のスイッチング電源回路の少なく とも上記スイッチング手段および上記制御手段が1パッ ケージ内に封止されてなることを特徴としている。

> 【0032】上記の発明によれば、請求項1ないし6の いずれかに記載のスイッチング電源回路を、少なくとも スイッチング手段および制御手段を1パッケージ内に封

30

るので、実装面積を非常に小さくすることができる。 [0033]

【発明の実施の形態】 (実施の形態1) 本発明のスイッ チング電源回路の実施の一形態について図1ないし図3 に基づいて説明すれば、以下の通りである。

【0034】図1に、本実施の形態のスイッチング電源 回路1の構成を示す。スイッチング電源回路1は、整流 ブリッジ回路2 および平滑コンデンサC1からなる入力 部と、コンバータ15 およびパルストランス5からなる 電圧変換部と、ダイオードD1 および平滑コンデンサC 10 2からなる出力部と、出力検出回路20・発光ダイオー ドD3・フォトトランジスタQ2・コンデンサC3・ダ イオードD4・抵抗R2・ツェナーダイオードZD1・ フォトトランジスタQ3からなるフィードバック部とか ら構成され、DC-DCコンバータとして用いられるも のである。

【0035】入力部は、入力端子P1・P2間に入力さ れる商用交流電圧をダイオードで構成される整流ブリッ ジ回路2で整流し、これを平滑コンデンサC1で平滑化 して得られる直流電圧を電源ライン3・4間に出力する ものである。

【0036】電圧変換部において、パルストランス(変 圧器) 5は、電圧の変換比に応じた巻数に設定された1 次巻線5aと2次巻線5bとを有している。またコンバ ータ15は、Nチャンネル型のパワーMOSFETから なるスイッチング素子 (スイッチング手段) Q1と、ダ イオードD2・プルアップ抵抗R1・定電流源TD1・ ツェナーダイオード Z D 2 ・発振周波数休止期間回路 1 1·発振回路13·PWM比較器12·基準電圧源14 ・制御回路6からなるスイッチング制御回路(制御手 段)とから構成される。このコンパータ15は1パッケ ージ内にモールドされたデバイスであり、スイッチング 素子Q1のドレインが接続される端子K1、ソースが接 続される端子K2、外部から制御信号を入力するための 端子(コントロール端子)K3、GND側電源端子とし ての端子K4、およびVCC(電源)端子としての端子 K5を有している。

【0037】パルストランス5の1次巻線5aとコンバ ータ15のスイッチング素子Q1とは直列に接続されて おり、制御回路6から出力されるゲートパルスによって スイッチング素子Q1がスイッチング動作を行うことで 1次巻線5aに流れる電流がパルスに変換される。ダイ オードD2とプルアップ抵抗R1とは端子K5・K4間 に直列に接続されており、該プルアップ抵抗R1と、端 子K4と電源ライン4との間に接続された後述するフォ トトランジスタQ2との接続点10は、PWM比較器1 2の入力端子F2に接続されている。また、定電流源T D1は端子K5・K3間に接続されており、ツェナーダ イオードZD2は端子K3とアースラインとの間に接続

ライン4との間に接続された後述するコンデンサC3と の接続点7は、PWM比較器12の入力端子F4に接続 されている。

【0038】上記接続点10・16は発振周波数休止期 間回路11に接続されており、発振周波数休止期間回路 11は接続点10・16の電圧に基づいて発振回路13 の発振を休止させるか否かの制御信号を発振回路13に 出力する。発振回路13は発振周波数休止期間回路11 によって発振休止を指示する制御信号が入力されない限。 り、所定の周波数の発振信号を連続的に生成して出力す る。

【0039】発振回路13の出力端子はPWM比較器1 2の入力端子F1に接続されており、PWM比較器12 は、入力端子F1に入力される発振信号の周期で、かつ 入力端子F2に入力される接続点10の電圧、入力端子 F3に入力される基準電圧源14の基準電圧Vref 1、および入力端子F4に入力される接続点7の電圧の うち最も低い電圧に対応したデューティのパルスを生成 して制御回路6に出力する。制御回路6は、PWM比較 器12から出力されたパルスの電圧値をスイッチング素 子Q1のゲートが駆動可能となるレベルに制御して該ゲ ートに出力する。

【0040】出力部(出力手段)は、スイッチング素子 Q1が遮断されたときにパルストランス5の1次巻線5 aから2次巻線5bに受け渡された励磁エネルギーが2 次巻線5 b の誘導起電力で放出されることにより流れる 電流を、ダイオードD1で整流して平滑コンデンサC2 で平滑化し、直流安定化電圧として出力ライン8・9間。 に出力するものである。出力電圧は出力端子P3・P4 間から負荷に供給される。

【0041】フィードバック部(負荷状態検出手段)に おいて、出力検出回路20は出力ライン8・9間に設け られており、例えば出力部の出力電圧や出力電流を検出 する。発光ダイオードD3は出力ライン8と出力検出回 路20との間に接続され、出力検出回路20によって検 出された出力電圧や出力電流に応じた発光強度に調整さ れる。フォトトランジスタQ2はコンバータ15の端子 K4と電源ライン4との間に接続されるとともに、発光 ダイオードD3とフォトカプラを構成しており、発光ダ イオードD3からの受光強度に応じてインピーダンスが 変化する。これにより、出力検出回路20の検出結果 が、接続点10の電圧にフィードバックされる。

【0042】コンデンサC3はコンバータ15の端子K 3と電源ライン4との間に接続されている。そして、一 端が電源ライン3に接続された抵抗R2は、一端が電源 ライン4に接続されたツェナーダイオードスD1とフォ トトランジスタQ3との並列回路に接続されており、抵 抗R2と該並列回路との接続点側をアノードとして、と の接続点とコンデンサC3の端子K3側の一端との間に されている。また、定電流源TD1と、端子K3と電源 50 ダイオードD4が接続されている。フォトトランジスタ

40

Q3は、出力検出回路20中に設けられた図示しない発 光ダイオードとフォトカブラを構成しており、出力検出 回路20の検出結果に基づいてON・OFF動作を行 う。これにより、出力検出回路20の検出結果がコンデ ンサC3の電圧、すなわち接続点7の電圧にフィードバ ックされる。

【0043】上記の構成のスイッチング電源回路1の動 作について以下に説明する。入力端子P1・P2間に印 加された交流電圧はまず整流ブリッジ回路2によって整 流され、平滑コンデンサC1によって平滑化される。C の直流電圧が電源ライン3・4間に印加されることによ り、コンバータ15の端子K5に電源が供給され、定電 流源TD1から、また抵抗R2およびダイオードD4を 介して、コンデンサC3に充電電流が流れるとともに、 接続点7の電圧がPWM比較器12の入力端子F4に入 力される。

【0044】また、前記直流電圧はダイオードD2、プ ルアップ抵抗R1、およびフォトトランジスタQ2から なる直列回路にも印加され、接続点10の電圧がPWM 比較器12の入力端子F2に入力される。

【0045】PWM比較器12は、発振回路13から入 力端子F1に入力される発振信号の周期で、かつ入力端 子F2・F3・F4に入力される3つの電圧のうち最も 低い電圧に基づいたデューティのパルスを生成して出力 する。起動時にはコンデンサC3の端子間電圧、すなわ ち端子K3におけるコントロール端子電圧CAが0から 徐々に立ち上がるため、入力端子F4に入力される電圧 で決定されるデューティのパルスが出力されてソフトス タートが行われる。このパルスは制御回路6で定電圧化 された後スイッチング素子Q1のゲートに入力され、C のゲートパルスによりスイッチング素子Q1が導通/遮 断される。スイッチング素子Q1の導通時にはパルスト ランス5の1次巻線5aに電流が流れて励磁エネルギー が蓄積され、遮断時にはこのエネルギーが2次巻線5 b で誘導起電力によって放出されるため、この起電力によ って流れる電流がダイオードD1、平滑コンデンサC2 によって整流・平滑化され、出力端子P3・P4間から 安定化された直流電圧が出力される。

【0046】起動後、コンデンサC3の端子間電圧は徐 々に上昇し、充電が完了して定常状態になると、入力端 子F2に入力される接続点10の電圧、あるいは入力端 子F3に入力される基準電圧Vref1の電圧が最も低 くなる。一方、2次側で出力検出回路20によって検出 された出力電圧が所定値よりも高い(低い)ときには発 光ダイオードD3の発光強度を増加(減少)させてフォ トトランジスタQ2のインピーダンスを減少(増大)さ せる。これにより接続点10の電圧が低下(上昇)し、 接続点10の電圧が基準電圧Vref1よりも低い場合 には、上記電圧低下(上昇)分に応じてデューティが小 さく (大きく) なるよう調整されたパルスがPWM比較 50

器12から出力される。とれにより、出力電圧の定電圧 化が行われる。

【0047】負荷が所定値よりも大きい定常負荷のとき には、出力検出回路20の発光ダイオードは発光するよ うに制御され、この結果フォトトランジスタQ3がON 状態となって、接続点7の電圧がツェナーダイオードス D2のツェナー電圧に等しくなる。発振周波数休止期間 回路11には動作・非動作を決めるしきい値があり、こ のときの接続点10の電圧はしきい値よりも高く、また 接続点7の電圧はしきい値よりも低くなるように設定さ れており、この設定で発振周波数休止期間回路11は動 作しない論理となっている。これにより、発振周波数休 止期間回路11からは発振回路13を通常動作させる制 御信号が出力され、発振回路13は例えば図2(b)に 示すような三角波を連続して出力する。

【0048】一方、負荷が所定値よりも小さい軽負荷に なると、出力検出回路20の発光ダイオードは発光しな いように制御され、この結果フォトトランジスタQ3が OFF状態、ツェナーダイオードZD1がON状態とな って、接続点7の電圧が(ツェナーダイオード2D1の ツェナー電圧) - (ダイオードD4の電圧) に上昇す る。このときの接続点10の電圧はしきい値よりも低 く、また接続点7の電圧はしきい値よりも高くなるよう に設定されており、この設定で発振周波数休止期間回路 11が動作する論理となっている。これにより、発振周 波数休止期間回路11からは発振回路13の発振に休止 期間を設ける制御信号が出力され、発振回路13は軽負 荷の間に図2(a)に示すように発振の休止期間が設け られた三角波を出力する。従って、これに伴いスイッチ ング素子Q1は一定期間遮断された状態で休止するよう なスイッチング動作を行う。

【0049】これにより、軽負荷時にはスイッチング素 子Q1におけるスイッチング損失が大幅に低減されると ともに、休止期間を設けた分、スイッチング制御回路で の損失が抑制されるため、スイッチング電源回路 1 全体 の消費電力は非常に小さいものとなる。従って、このよ うな構成によれば、複数のコンバータ回路を設けておい て負荷状態に応じて選択的に使用するなどの煩雑な構造 は必要なく、単一のコンバータ回路で定常負荷から軽負 荷まで対応することができる。この結果、スイッチング 電源回路の低消費電力化を低コストかつ小型な回路構成 で実現することができる。

【0050】次に、上述したコンバータ(スイッチング 電源用デバイス) 15のパッケージ形態について以下に 説明する。図3にコンバータ15のパッケージ構造を示 す。前述のダイオードD2、ブルアップ抵抗R1、定電 流源TD1、ツェナーダイオードZD2、発振周波数休 止期間回路11、発振回路13、PWM比較器12、基 準電圧源14、および制御回路6からなるスイッチング。 制御回路は集積回路チップ19内に形成されており、と

20

の集積回路チップ19はセラミック基板17に搭載され ている。集積回路チップ19を搭載したセラミック基板 17およびスイッチング素子Q1は樹脂などで一体に封 止されている。

【0051】パワーMOSFET(金属酸化膜半導体) で実現されるスイッチング素子Q1において、前記パル ストランス5の1次巻線5aに接続されるドレインはリ ードフレーム18から端子K1に接続されている。ま た、端子K2はスイッチング素子Q1のソースおよびコ ンバータ15の接地ラインに接続され、端子K3は図1 におけるコンデンサC3に接続されて制御回路6への入 力信号となるコントロール端子電圧CAが入力される。 さらに、端子K4は前記フォトトランジスタQ2のコレ クタに接続され、端子K5は電源ライン3に接続され る。

【0052】スイッチング素子Q1およびスイッチング 制御回路を1パッケージ内に封止したこのようなスイッ チング電源用デバイスを用いてスイッチング電源回路1 を構成することにより、実装面積を非常に小さくすると とができる。

【0053】 (実施の形態2) 本発明のスイッチング電 源回路の他の実施の形態について図4に基づいて説明す れば、以下の通りである。なお、前記実施の形態1で述 べた構成要素と同一の機能を有する構成要素については 同一の符号を付し、その説明を省略する。

【0054】図4に示すように、本実施の形態のスイッ チング電源回路21は、実施の形態1で述べたスイッチ ング電源回路1における出力検出回路11を出力電圧検 出部と出力電流検出部とから構成したものである。ま た、出力電流検出部からのフィードバックを受けるフォ トトランジスタQ5が発振周波数休止期間回路11に接 続されるとともに、ツェナーダイオード ZD2を省略 し、端子K3の外部にはコンデンサC3のみが接続され るようにして接続点7の電圧をPWM比較器12にのみ 入力するようにしたものである。さらに、接続点10の 電圧もPWM比較器12にのみ入力される。

【0055】出力検出回路11において、出力電圧検出 部は抵抗R3・R4およびシャントレギュレータSR1 からなり、出力電圧を検出して接続点10の電圧にフィ ードバックする。抵抗R3・R4は、出力ライン8・9 間に直列接続された分圧抵抗であり、それらの接続点は シャントレギュレータSR1のR端子に接続されてい る。シャントレギュレータSR1は発光ダイオードD3 のカソードと出力ライン9との間に接続されている。

【0056】出力電圧が上昇すると、抵抗R3・R4に よる分圧が大きくなり、シャントレギュレータSR1は 発光ダイオードD3のカソード電圧を低下させるように 出力を調整する。これにより発光ダイオードD3の発光 強度が増大してフォトトランジスタQ2のインピーダン スが減少し、接続点10の電圧が低下する。一方、出力 50 る回路を通常回路に組み込んで動作させるか否かを選択

電圧が低下すると、抵抗R3·R4による分圧が小さく なり、シャントレギュレータSR1は発光ダイオードD 3のカソード電圧を上昇させるように出力を調整する。 これにより発光ダイオードD3の発光強度が減少してフ ォトトランジスタQ2のインピーダンスが増大し、接続 点10の電圧が上昇する。

【0057】出力電流検出部は、抵抗R5・R6・R7 ・R8、比較器16、トランジスタQ4、および発光ダ イオードD5からなり、出力電流を検出してフォトトラ ンジスタQ5から発振周波数休止期間回路11への入力 電圧にフィードバックする。抵抗R7は出力ライン9上 に挿入されており、その一端は比較器16の非反転入力 端子に接続されている。抵抗R5・R6は、出力ライン 8と抵抗R7の他端との間に直列接続された分圧抵抗で あり、それらの接続点は比較器16の反転入力端子に接 続されている。抵抗R8、発光ダイオードD5、および トランジスタQ4は出力ライン8・9間に直列接続され ており、トランジスタQ4のベースは比較器16の出力 端子に接続されている。また、発光ダイオードD5はフ ォトトランジスタQ5とフォトカプラを構成している。 【0058】出力電流、すなわち負荷電流が予め定めた 2次側電流レベルよりも大きい定常時には、抵抗R7の。 高電位側の一端の電圧が抵抗R5・R6による分圧より も大きくなり、比較器16はHighレベルの電圧を出。 力してトランジスタQ4をON状態にする。 これによ り、発光ダイオードD5のカソード電圧が低下して発光 ダイオードD5が発光し、フォトトランジスタQ5がO N状態となってフォトトランジスタQ5から発振周波数。 休止期間回路11への入力電圧がLowレベルになる。 【0059】一方、出力電流が上記2次側電流レベルよ りも小さい軽負荷時には、抵抗R7の高電位側の一端の 電圧が抵抗R5・R6による分圧よりも小さくなり、比 較器 16はLowレベルの電圧を出力してトランジスタ Q4をOFF状態にする。これにより、発光ダイオード D5のカソード電圧が上昇して発光ダイオードD5は発 光せず、フォトトランジスタQ5がOFF状態となって フォトトランジスタQ5から発振周波数休止期間回路1 1への入力電圧がHighレベルになる。

【0060】以上の構成のスイッチング電源回路21に おいて、定常負荷のときにはフォトトランジスタQ5か ら発振周波数休止期間回路11への入力電圧がしきい値 より低くなって、発振周波数休止期間回路11は動作し ない論理となっている。軽負荷のときにはフォトトラン ジスタQ5から発振周波数休止期間回路11への入力電 圧がしきい値より高くなって、発振周波数休止期間回路 11が動作する論理となっている。

【0061】とのように、本実施の形態のスイッチング 電源回路21によれば、定常負荷と軽負荷との2つの負 荷状態に対して、スイッチング動作の休止期間を設定す

20

するだけでよいので、スイッチング電源回路を簡便な構成にすることができる。

【0062】また、実施の形態1と同様に、本実施の形態におけるコンパータ15を1つのパッケージに封止することができるのはもちろんである。

【0063】 (実施の形態3) 本発明のスイッチング電源回路のさらに他の実施の形態について図5に基づいて説明すれば、以下の通りである。なお、前記実施の形態1 および2 で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する

【0064】図5に示すように、本実施の形態のスイッチング電源回路31は、実施の形態1で述べたスイッチング電源回路1のコンバータ15内に、スイッチング素子Q1の電流、すなわち1次側電流を検出して発振周波数休止期間回路11への入力電圧にフィードバックする1次側電流検出回路を有する構成である。これに伴い、ツェナーダイオードZD2を省略し、端子K3の外部にはコンデンサC3のみが接続されるようにして、接続点7の電圧をPWM比較器12にのみ入力するようにしてある。1次側電流検出回路は負荷状態検出手段の一部を構成している。

【0065】1次側電流検出回路は、抵抗R9・R10 およびコンデンサC4からなる。抵抗R9はスイッチング素子Q1のソースと端子K2との間に設けられ、これと並列に抵抗R10とコンデンサC4との直列回路が設けられている。また、抵抗R10とコンデンサC4との接続点32は発振周波数休止期間回路11に接続されている。

【0066】スイッチング素子Q1を流れる1次側電流は2次側の出力電流に対応しているため、上記1次側電流検出回路は、この1次側電流を抵抗R9の端子間電圧に変換し、コンデンサC4で平滑して接続点32の電圧にフィードバックする。定常負荷の場合は1次側電流が予め定める1次側ドレイン電流レベルよりも大きいため、抵抗R9の端子間電圧は大きく、接続点32の電圧は高くなって発振周波数休止期間回路11にHighレベルの電圧が入力される。軽負荷の場合は1次側電流が上記1次側ドレイン電流レベルよりも小さいため、抵抗R9の端子間電圧は小さく、接続点32の電圧は低くなって発振周波数休止期間回路11にLowレベルの電圧が入力される。

【0067】上記の構成のスイッチング電源回路31において、定常負荷のときには接続点10・32の電圧がともにしきい値より高くなって、発振周波数休止期間回路11は動作しない論理となっている。一方、軽負荷のときには接続点10・32の電圧がともにしきい値より低くなって、発振周波数休止期間回路11が動作する論理となっている。

【0068】なお、起動時には、ソフトスタートによっ

て1次側電流が小さく、接続点32の電圧がしきい値より低い期間が存在するが、このとき出力電圧が低いことにより接続点10の電圧がしきい値より高くなるので、

発振周波数休止期間回路 1 1 を動作させないようにする ことができる。

【0069】このように、本実施の形態のスイッチング電源回路31によれば、定常負荷と軽負荷との2つの負荷状態に対して、スイッチング動作の休止期間を設定する回路を通常回路に組み込んで動作させるか否かを選択するだけでよいので、スイッチング電源回路を簡便な構成にすることができる。

【0070】また、実施の形態1と同様に、本実施の形態におけるコンバータ15を1つのパッケージに封止することができるのはもちろんである。

【0071】 [実施の形態4] 本発明のスイッチング電源回路のさらに他の実施の形態について図6に基づいて説明すれば、以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

【0072】図6に示すように、本実施の形態のスイッチング電源回路41は、実施の形態3で述べたスイッチング電源回路31の出力検出回路11を抵抗R3・R4 およびシャントレギュレータSR1で構成し、1次側電流検出回路を省略して出力電圧を接続点10の電圧にフィードバックするようにしたものである。

【0073】抵抗R3・R4およびシャントレギュレータSR1によって出力電圧を検出し、接続点10の電圧にフィードバックする動作は実施の形態2で述べた通りである。この場合、定常負荷のときには出力電圧が低いので、接続点10の電圧はしきい値より高くなって、発振周波数休止期間回路11は動作しない論理となっている。一方、軽負荷のときには出力電圧が高くなるので、接続点10の電圧はしきい値より低くなって、発振周波数休止期間回路11が動作する論理となっている。

【0074】このように、本実施の形態のスイッチング電源回路41によれば、定常負荷と軽負荷との2つの負荷状態に対して、スイッチング動作の休止期間を設定する回路を通常回路に組み込んで動作させるか否かを選択するだけでよいので、スイッチング電源回路を簡便な構成にすることができる。

【0075】また、実施の形態1と同様に、本実施の形態におけるコンバータ15を1つのパッケージに封止することができるのはもちろんである。

【0076】〔実施の形態5〕本発明のスイッチング電源回路のさらに他の実施の形態について図7に基づいて説明すれば、以下の通りである。なお、前記実施の形態1ないし4で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略す

30

【0077】図7に示すように、本実施の形態のスイッチング電源回路51は、実施の形態4で述べたスイッチング電源回路41のコンバータ15内におけるPWM比較器12の出力端子と発振周波数休止期間回路11との間に、PWM比較器12から出力されるバルスのデューティのサイクルを検出するデューティサイクル検出回路52を設けたものである。デューティサイクル検出回路52は負荷状態検出手段の一部を構成している。

【0078】との場合、定常負荷のときにはデューティサイクルが長いので、デューティサイクル検出回路52はこれを検出して、HighレベルあるいはLowレベルの電圧を発振周波数検出回路11に出力する。一方、軽負荷のときにはデューティサイクルが短いので、デューティサイクル検出回路52はこれを検出して、定常負荷のときにHighレベルの電圧を出力した場合にはLowレベルの電圧を、定常負荷のときにLowレベルの電圧を出力した場合にはHighレベルの電圧を発振周波数検出回路11に出力する。

【0079】従って、定常負荷のときには接続点10の電圧はしきい値より高くなり、またデューティサイクル 20検出回路52からの出力電圧はしきい値より高く(低く)なって、発振周波数休止期間回路11は動作しない論理となっている。軽負荷のときには接続点10の電圧はしきい値より低くなり、またデューティサイクル検出回路52からの出力電圧はしきい値より低く(高く)なって、発振周波数休止期間回路11が動作する論理となっている。

【0080】なお、起動時には、ソフトスタートによってデューティサイクルの短い期間が存在するが、とのとき出力電圧が低いことにより接続点10の電圧がしきい値より高くなるので、発振周波数休止期間回路11を動作させないようにすることができる。

【0081】とのように、本実施の形態のスイッチング 電源回路51によれば、定常負荷と軽負荷との2つの負 荷状態に対して、スイッチング動作の休止期間を設定す る回路を通常回路に組み込んで動作させるか否かを選択 するだけでよいので、スイッチング電源回路を簡便な構 成にすることができる。

【0082】また、実施の形態1と同様に、本実施の形態におけるコンバータ15を1つのパッケージに封止することができるのはもちろんである。

【0083】〔実施の形態6〕本発明のスイッチング電源回路のさらに他の実施の形態について図8に基づいて説明すれば、以下の通りである。なお、前記実施の形態1ないし5で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

【0084】図8に示すように、本実施の形態のスイッ 荷から軽負荷まで対応することができる。この結果、チング電源回路61は、実施の形態1で述べたスイッチ イッチング電源回路の低消費電力化を低コストかつ小りで電源回路1において、出力検出回路20を実施の形 50 な回路構成で実現することができるという効果を奏す

態2で述べたものと同一とし、さらに接続点10の電圧をPWM比較器12にのみ入力するように構成したものである。

【0085】すなわち、抵抗R5・R6・R7・R8、比較器16、トランジスタQ4、および発光ダイオードD5からなる出力電流検出部によって検出した出力電流のフィードバックのみにより、発振周波数休止期間回路11の動作・非動作を制御する。

【0086】との場合、定常負荷のときには、接続点7の電圧はしきい値よりも低くなって、発振周波数休止期間回路11は動作しない論理となっている。一方、軽負荷のときには、接続点7の電圧はしきい値よりも高くなって、発振周波数休止期間回路11が動作する論理となっている。

【0087】とのように、本実施の形態のスイッチング電源回路61によれば、定常負荷と軽負荷との2つの負荷状態に対して、スイッチング動作の休止期間を設定する回路を通常回路に組み込んで動作させるか否かを選択するだけでよいので、スイッチング電源回路を簡便な構成にすることができる。

【0088】また、実施の形態1と同様に、本実施の形態におけるコンバータ15を1つのパッケージに封止することができるのはもちろんである。

[0089]

【発明の効果】請求項1に係る発明のスイッチング電源 回路は、以上のように、変圧器の1次側に入力される直 流電圧をスイッチングして2次側にパルスとして出力さ せるスイッチング手段と、上記パルスを平滑化して得ら れる直流電圧を負荷へ出力する出力手段と、上記出力手 段からの出力電圧をフィードバックし、発振動作を行う 発振手段から出力される発振信号とフィードバックされ た上記出力電圧とに基づいて上記スイッチング手段を所 定の周波数およびデューティでスイッチング動作させる ように制御する制御手段とを有するスイッチング電源回 路において、負荷の大きさを検出する負荷状態検出手段 を有し、上記制御手段は上記負荷状態検出手段が所定値 以下の負荷である軽負荷を検出したときに、上記発振手 段の発振動作を一時停止させて上記スイッチング動作に 遮断状態に保たれる休止期間を設けるスイッチング休止 手段を有する構成である。

【0090】それゆえ、軽負荷時にはスイッチング手段におけるスイッチング損失が大幅に低減されるとともに、その制御手段での損失が抑制されるため、スイッチング電源回路全体の消費電力が大幅に低減される。従って、このような構成によれば、複数のコンバータ回路を設けておいて負荷状態に応じて選択的に使用するなどの煩雑な構造は必要なく、単一のコンバータ回路で定常負荷から軽負荷まで対応することができる。この結果、スイッチング電源回路の低消費電力化を低コストかつ小型な回路構成で実現するととができるよいる効果を奏す

る。

[0091]請求項2に係る発明のスイッチング電源回路は、以上のように、請求項1に記載のスイッチング電源回路において、上記負荷状態検出手段は、上記出力手段に流れる電流レベルから負荷の大きさを検出する構成である。

【0092】それゆえ、定常負荷と軽負荷との2つの負荷状態に対して、スイッチング動作の休止期間を設定する回路を通常回路に組み込んで動作させるか否かを選択するだけでよいので、スイッチング電源回路を簡便な構成にすることができるという効果を奏する。

【0093】請求項3に係る発明のスイッチング電源回路は、以上のように、請求項1に記載のスイッチング電源回路において、上記負荷状態検出手段は、上記スイッチング手段に流れる電流レベルから負荷の大きさを検出する構成である。

【0094】それゆえ、定常負荷と軽負荷との2つの負荷状態に対して、スイッチング動作の休止期間を設定する回路を通常回路に組み込んで動作させるか否かを選択するだけでよいので、スイッチング電源回路を簡便な構成にすることができるという効果を奏する。

【0095】請求項4に係る発明のスイッチング電源回路は、以上のように、請求項1に記載のスイッチング電源回路において、上記負荷状態検出手段は、フィードバックされる上記出力電圧から負荷の大きさを検出する構成である。

【0096】それゆえ、定常負荷と軽負荷との2つの負荷状態に対して、スイッチング動作の休止期間を設定する回路を通常回路に組み込んで動作させるか否かを選択するだけでよいので、スイッチング電源回路を簡便な構 30成にすることができるという効果を奏する。

【0097】請求項5に係る発明のスイッチング電源回路は、以上のように、請求項1または4に記載のスイッチング電源回路において、上記負荷状態検出手段は、上記デューティのサイクルレベルから負荷の大きさを検出する構成である。

【0098】それゆえ、定常負荷と軽負荷との2つの負荷状態に対して、スイッチング動作の休止期間を設定する回路を通常回路に組み込んで動作させるか否かを選択するだけでよいので、スイッチング電源回路を簡便な構成にすることができるという効果を奏する。

【0099】請求項6に係る発明のスイッチング電源回路は、以上のように、請求項1、2、および4のいずれかに記載のスイッチング電源回路において、上記負荷状態検出手段により検出された負荷の大きさが、上記制御手段の外部で電圧に変換されて入力されるように設けられた上記制御手段のコントロール端子から上記スイッチング休止手段に入力される構成である。

【0100】それゆえ、定常負荷と軽負荷との2つの負荷状態に対して、スイッチング動作の休止期間を設定す 50

18

る回路を通常回路に組み込んで動作させるか否かを選択 するだけでよいので、スイッチング電源回路を簡便な構 成にすることができるという効果を奏する。

【0101】請求項7に係る発明のスイッチング電源用デバイスは、以上のように、請求項1ないし6のいずれかに記載のスイッチング電源回路の少なくとも上記スイッチング手段および上記制御手段が1パッケージ内に封止されてなる構成である。

【0102】それゆえ、少なくともスイッチング手段および制御手段を1パッケージ内に封止してなるスイッチング電源用デバイスを用いてスイッチング電源回路を構成するので、実装面積を非常に小さくすることができるという効果を奏する。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態におけるスイッチング電源回路の構成を示す回路ブロック図である。

【図2】(a)は軽負荷時における発振回路の発振の状態を示す波形図、(b)は定常負荷における発振回路の発振の状態を示す波形図である。

20 【図3】図1のスイッチング電源回路におけるコンバータのバッケージの構成を示す平面図である。

【図4】本発明の第2の実施の形態におけるスイッチング電源回路の構成を示す回路ブロック図である。

【図5】本発明の第3の実施の形態におけるスイッチング電源回路の構成を示す回路ブロック図である。

【図6】本発明の第4の実施の形態におけるスイッチン グ電源回路の構成を示す回路ブロック図である。

【図7】本発明の第5の実施の形態におけるスイッチング電源回路の構成を示す回路ブロック図である。

【図8】本発明の第6の実施の形態におけるスイッチング電源回路の構成を示す回路ブロック図である。

【図9】従来のスイッチング電源回路の構成を示す回路 ブロック図である。

#### 【符号の説明】

- 1 スイッチング電源回路
- 5 パルストランス(変圧器)
- 6 制御回路(制御手段)
- 11 発振周波数休止期間回路(制御手段)
- 12 PWM比較器(制御手段)
- 13 発振回路(制御手段)
  - 14 基準電圧源(制御手段)
  - 15 コンパータ(スイッチング電源用デバイス)
  - 20 出力検出回路(負荷状態検出手段)
  - 21 スイッチング電源回路
- 31 スイッチング電源回路
- 41 スイッチング電源回路
- 51 スイッチング電源回路
- 52 デューティサイクル検出回路(負荷状態検出

手段)

61 スイッチング電源回路


 - 1	- 1

## 特開2000-245150


	. 19			20
C 2	平滑コンデンサ(出力手段)	k	< R 1	ブルアップ抵抗(制御手段)
C 3	コンデンサ(負荷状態検出手段)		R 2	抵抗(負荷状態検出手段)
C 4	コンデンサ(負荷状態検出手段)		R 3	抵抗(負荷状態検出手段)
D 1	ダイオード(出力手段)		R 4	抵抗(負荷状態検出手段)
D 2	ダイオード(制御手段)		R 5	抵抗(負荷状態検出手段)
D 3	発光ダイオード(負荷状態検出手段)		R 6	抵抗(負荷状態検出手段)
D 4	ダイオード(制御手段)		R 7	抵抗(負荷状態検出手段)
D 5	発光ダイオード(負荷状態検出手段)		R 8	抵抗(負荷状態検出手段)
К 3	コントロール端子		R 9	抵抗(負荷状態検出手段)
Q1	スイッチング素子(スイッチング手段)	10	R 1 0	抵抗(負荷状態検出手段)
Q2	フォトトランジスタ(負荷状態検出手段)		SRI	シャントレギュレータ(負荷状態検出手段)
Q3	フォトトランジスタ(負荷状態検出手段)		TD1	定電流源(制御手段)
Q4	トランジスタ(負荷状態検出手段)		Z D 1	ツェナーダイオード(負荷状態検出手段)
Q5	フォトトランジスタ(負荷状態検出手段)	*	Z D 2	ツェナーダイオード(制御手段)

# 【図1】


## 【図3】




【図2】



(図4)




【図5】




.- 1


【図6】




【図7】



【図8】



【図9】



### フロントページの続き

(72)発明者 鈴木 友宏

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72)発明者 久川 浩司

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72)発明者 金森 淳

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

F ターム(参考) 5H730 AA14 BB43 BB57 CC01 D004 EE02 EE07 EE59 FD01 FD31

FD41 FD61 FF02 FF19 FG05

FG26 XC14 ZZ11